Có! Và hơn nữa là khác biệt rất lớn. Chip  Penryn đã có thể không xuất hiện nếu như không có bước đột phá cực kỳ quan trọng  về cấu trúc của các transistor siêu nhỏ bên trong chip, mà cụ thể là chúng ta đề cập đến thành phần điện cực của transistor (gate stack). Vấn đề trở ngại phải vượt qua trong vài năm trở lại đây là công nghệ  đã đạt tới mức giới hạn nguyên tử.

Để giữ đúng định luật Moore, cứ sau mỗi 24 tháng kích thước  transistor phải được giảm xuống một nửa, và tương đương như vậy, các thành phần nhỏ nhất của transistor phải giảm còn 70%. Tuy nhiên, có một thành phần quan trọng  mà kích thước  của nó đã đạt tới mức giới hạn, không thể nhỏ hơn được nữa. Đó là lớp silicon dioxide (SiO2) mỏng đóng vai trò cách điện giữa cực cổng (gate) và kênh (channel), nơi dòng điện chạy qua khi transistor ở trạng thái “mở” (hình 1). Lớp cách điện này mỏng dần với mỗi thế hệ chip  mới, và đã giảm tới 10 lần kể từ năm 1990. Ở hai thế hệ chip  trước Penryn, lớp cách điện chỉ còn lại độ dày của khoảng 5 nguyên tử (đường kính nguyên tử đơn Silicon là 0,26nm).

Lớp cách điện silicon dioxide mỏng là một vấn đề lớn, nó mất dần khả năng cách điện. Bắt đầu từ những thế hệ chip  từ 1990, đã có hiện tượng rò rỉ điện qua lớp cách điện này. Cho đến cách đây 2 năm, cường độ rò rỉ đã tăng lên 100 lần. Cuối cùng, dẫn đến vấn đề năng lượng bị tiêu hao do chip  nóng lên dưới tác động của dòng điện tử  không mong muốn. Như vậy việc làm  mỏng hơn nữa lớp silicon dioxide là không thể.

Với rào cản tưởng chừng không thể vượt qua này, ngành công nghiệp  bán dẫn dường như đang đi đến chỗ bế tắc, và định luật Moore cũng phải kết thúc tại đây...

Điều đáng sợ trên sẽ trở thành mối đe dọa thật sự nếu như không có một phát kiến mang tính cách mạng.

Giải pháp cho vấn đề trên là làm dày thêm lớp cách điện, nhưng phải bằng chất liệu khác có đặc tính cách điện tốt hơn. Tuy nhiên đây chỉ là một nửa của vấn đề, bởi rắc rối còn ở chỗ cổng silicon (điện cực) sẽ không chịu làm việc  với vật liệu cách điện mới. Và nếu giữ thiết kế  như vậy, transistor theo cách mới làm việc  còn tệ hơn transistor cũ. Câu trả lời cho vấn đề này là sử dụng kim loại thay thế cho silicon truyền thống  để làm cực cổng (gate).

Cấu tạo của bộ vi xử lý, bộ nhớ và các loại chip  khác đều dựa trên hàng trăm, hàng triệu transistor, thành phần bán dẫn cơ bản. Loại transistor được dùng ở đây là transistor hiệu ứng trường MOSFET (metal-oxide-semiconductor field effect transistor). Thực chất, transistor đóng vai trò của một công tắc: điện thế đặt vào cực cổng (gate) có tác dụng bật và tắt (cho qua và ngăn lại) dòng điện tích giữa hai cực khác: cực nguồn (source) và cực máng (drain); kênh (channel) là nơi dòng điện tích di chuyển (hình 2). MOSFET có hai loại, N-MOS và P-MOS, tùy thuộc vào cấu tạo hóa học của các thành phần (loại N hay P). Các transistor được bố trí trên một tấm silicon đơn, và bằng phương pháp hóa học người ta tạo ra các vùng loại N hoặc P ngay trên tấm silicon. Mạch tích hợp (IC – integrated circuit) bao gồm luôn cả hai loại transistor N và P.

Lấy ví dụ transistor NMOS. Vùng nguồn và máng được cấu tạo từ N-silicon, giữa chúng là P-silicon được gọi là kênh, nơi có dòng điện tích. Phần trên của kênh có một lớp mỏng cách điện dioxide silicon (SiO2), được gọi là cổng oxide (gate oxide), và đây chính là phần gây ra mọi phiền toái mà cả ngành công nghiệp  phải quan tâm.

Bên trên cổng oxide là điện cực, thường được cấu tạo từ silicon đa tinh thể (polycrystal silicon, hay ngắn gọn là polysilicon). Trong trường hợp NMOS thì điện cực cũng thuộc loại N. Khi có điện áp dương tại cực cổng, nó tạo ra điện trường đẩy các điện tích dương (hole) đi và hút các điện tử  để tạo ra dòng điện (on) giữa nguồn và máng.

Với PMOS transistor, mọi thứ đều ngược lại với NMOS. Nguồn và máng là P, kênh là N, và cực cổng là P. Nó làm việc  cũng theo cách đối lại, tức là khi có điện áp âm đặt vào cổng, nó sẽ ngăn (off) dòng điện trong kênh, nguồn và máng.

Vấn đề cần giải quyết ở đây là phải tìm được vật liệu cách điện với độ dày vừa đủ để ngăn cản điện tử  đi qua nhưng cũng phải cho phép điện trường từ cổng truyền đến kênh để có thể mở transistor. Tóm lại, lớp cách điện này cần dày về vật lý nhưng phải mỏng về điện.

Thuật ngữ kỹ thuật  dùng cho những vật liệu có tính chất như vậy là chất điện môi “high-k” (High-k dielectric), trong đó k là hằng số điện môi. Thuật ngữ này chỉ ra khả năng tập trung điện trường của vật liệu. Hằng số k càng cao, vật liệu có khả năng duy trì được dung lượng điện tích càng lớn giữa hai tấm dẫn điện. Để minh họa, SiO2 có hệ số k khoảng 4, trong khi không khí có k bằng 1.

Các ứng viên cho chất liệu “high-k” bao gồm aluminum oxide (Al2O3), titanium  dioxide (TiO2), tantalum pentoxide (Ta2O5), hafnium dioxide (HfO2), hafnium silicate (HfSiO4), zirconium oxide (ZrO2), zirconium silicate (ZrSiO4), và lanthanum oxide (La2O3). Thông qua hàng loạt các nghiên cứu, thử nghiệm, nhóm kỹ sư Intel  đã cố gắng  xác định các chỉ số của vật liệu như hệ số dung môi, độ ổn định về điện, khả năng tương thích với Silicon... Rất nhiều khó khăn, trở ngại mà nhóm đã phải vượt qua, kể cả việc phải nghiên cứu  để đưa ra một quy trình  công nghệ  sản xuất mới gọi là “atomic layer  deposition”.

Giải quyết được vấn đề về lớp cách điện lại dẫn đến bài toán phải tìm ra vật liệu thay thế polysilicon để làm điện cực, sao cho nó đảm bảo được các đặc tính để có thể tương tác tốt với lớp cách điện high-k mới.

Giải pháp cho vấn đề này là sử dụng kim loại thay cho polysilicon. Tuy nhiên, để xác định đúng loại kim loại có đủ các đặc tính cần thiết, nhóm nghiên cứu  đã trải qua rất nhiều nghiên cứu, thử nghiệm... và cuối cùng cũng đi đến kết quả mong muốn. Transistor được cấu tạo từ oxide hafnium và cực cổng kim loại, có đủ những gì nhóm thử nghiệm  cần: mở khi có điện áp xác định, độ rò rỉ qua lớp cách điện rất thấp, cho phép dòng điện lớn đi qua kênh ở điện áp xác định.

Với những vấn đề mà nhóm nghiên cứu  Intel  đang gặp và giải quyết thì nhiều nhà sản xuất  chip  khác cũng đã và đang triển khai nghiên cứu  trong cuộc chạy đua hết sức cạnh tranh. Bởi vậy cho đến thời điểm đó, hai điều bí mật lớn nhất là các vật liệu kim loại cho cổng và làm thế nào để đưa chúng vào quá trình sản xuất transistor.

Sau khi đã có được transistor mới với các đặc tính đúng theo yêu cầu được sản xuất theo quy trình  công nghệ  cũ (quy trình 65nm) vào năm 2003, công việc  tiếp theo của nhóm nghiên cứu  là chuyển từ giai đoạn nghiên cứu  sang giai đoạn phát triển và sản xuất transistor high-k metal gate với kích thước  nhỏ hơn, 45nm, và các transistor mới 45nm này phải đáp ứng những đòi hỏi rất khắt khe về hiệu năng, độ tin cậy. Đây là công việc  không dễ dàng một chút nào, đòi hỏi rất nhiều nỗ lực của các nhà nghiên cứu, kỹ sư Intel  để vượt qua hết trở ngại này đến thử thách khác.

Như trên đã đề cập, một trong hai điều bí mật lớn nhất là làm sao để đặt được các điện cực kim loại (metal gate) vào transistor. Giải pháp truyền thống  lâu nay được gọi là “gate first”, trong khi có một giải pháp khác được nhóm nghiên cứu  đề xuất là “gate last” có nhiều ưu điểm vượt trội nhưng lại khó thực hiện hơn. Việc chọn lựa giữa 2 giải pháp là một bài toán hắc búa mà nhóm nghiên cứu  phải trả lời.

Hình 4. Tiến trình nghiên cứu  và triển khai công nghệ  45nm high-k metal gate.

Vào cuối năm 2004, nhóm nghiên cứu  đã có các thông tin, số liệu đủ thuyết phục là transistor mới có thể được sản xuất và hoạt động  tốt với quy trình  công nghệ  45nm mà nhóm đã nghiên cứu. Và đến thời điểm này, trên cơ sở kết quả nghiên cứu, Intel  cam kết sẽ sản xuất transistor có cấu trúc điện cực kim loại và lớp cách điện high-k theo quy trình  mới “gate last”.

Đây là một quyết định  dũng cảm, là sự cam kết cho các bộ vi xử lý  thế hệ tiếp theo của Intel, và cũng là sự thay đổi lớn nhất về công nghệ  transistor trong 40 năm qua.

Mốc quan trọng  tiếp theo là thử nghiệm  và kiểm tra transistor được sản xuất theo quy trình  mới. Thông thường, việc kiểm tra được thực hiện trên SRAM (RAM tĩnh), là loại bộ nhớ nằm ngay trên chip  cùng với bộ xử lý. Lần thử nghiệm  thứ nhất đầy đủ toàn bộ tính năng của SRAM với transistor mới được thực hiện vào tháng 1/2006, và cho đến tháng 1/2007 thì Intel  đưa ra phiên bản  mẫu của BXL 45nm đầu tiên sử dụng công nghệ  đột phá transistor high-k plus  metal gate. Đó là BXL hai lõi Penryn với 410 triệu transistor. Các phiên bản  khác của Penryn sẽ được tối ưu cho các ứng dụng máy xách tay, máy để bàn, trạm làm việc  và server. Bản bốn nhân sẽ chứa tới 820 triệu transistor. Sau Penryn vài tháng, Intel  cũng sẽ đưa ra Silverthorne, bộ xử lý đơn lõi chứa 47 triệu transistor dành cho các ứng dụng tiêu thụ ít năng lượng như các thiết bị Internet  di động và UMD (thiết bị siêu di động).

Phát kiến transistor high-k plus  metal gate là một đột phá cực kỳ quan trọng. Mặc dù vẫn có thể tiếp tục giảm kích thước  của transistor tới 45nm theo công nghệ  cũ, không cần đến sự đột phá này, nhưng các chip  này sẽ hoạt động  không khá hơn bao nhiêu so với thế hệ 65nm và chúng sẽ tiêu tốn nhiều năng lượng. Chắc chắn transistor thế hệ mới này sẽ tiếp tục được thu nhỏ trong thời gian  tới, thực tế là việc phát triển transistor thế hệ 32nm đang được triển khai tốt đẹp với công nghệ  high-k plus  metal gate cải tiến.

Liệu có cần tới vật liệu, kiến trúc mới nữa cho các thế hệ transistor 22nm, 16nm? Chưa ai dám chắc, nhưng đó là lí do để việc nghiên cứu  và phát triển tồn tại.

Chip Penryn đã được Intel  sản xuất theo công nghệ  45nm High-k metal gate. Đây là một sự cải tiến rất lớn, mang tính đột phá và cũng là thay đổi lớn nhất về cấu trúc transistor trong vòng 40 năm qua. Intel  vẫn tiếp tục tăng cường hiệu năng của chip  và nghiên cứu  nhằm kiểm soát việc “rò rỉ” điện tích qua lớp cách điện bởi điều này ảnh hưởng trực tiếp  đến hiệu năng của transistor. Hiện tại, Intel  thành công  trong việc phát triển công nghệ  High-k metal gate thế hệ thứ hai  để đưa vào quy trình  sản xuất chip  32-nm trong năm tới. Liên quan đến các hệ chip  22-nm và 16-nm, chúng tôi  đang nghiên cứu  thế hệ thứ 3 và thứ 4 của công nghệ  High-k metal gate, bổ sung thêm các quy trình  nhằm tiếp tục nâng cao sức mạnh của chip.
Khi nào Intel  sẽ công bố chip  theo công nghệ  32-nm
Việc công bố các thế hệ chip  mới của Intel  sẽ theo chu kỳ 2 năm. Như vậy, 2 năm tới (2009), chúng tôi  sẽ đưa ra chip  32-nm, và tiếp sau đó là các thế hệ 22 và 16-nm. Hiện tại, Intel  đã có bản demo làm việc  của chip  thế hệ tiếp theo, đó là bộ nhớ SRAM được sản xuất theo công nghệ  32-nm.

Bạn có ý kiến gì về bài viết Đằng sau công nghệ High-K Metal Gate này? Hãy gởi suy nghĩ, bình luận, đánh giá, lời khuyên ... của bạn về bài viết Đằng sau công nghệ High-K Metal Gate bạn tại đây.